## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

52-046702

(43) Date of publication of application: 13.04.1977

(51)Int.CI.

H04H 5/00

(21)Application number: 50-122276

(71)Applicant: SONY CORP

(22)Date of filing:

09.10.1975

(72)Inventor: OSAWA MITSUO

#### (54) STEREO DEMODULATION CIRCUIT

### (57)Abstract:

PURPOSE: The separation control variable resistance is connected to base of one of the the transistors to which composite stereo signal of 2nd differential amplification circuit for stereo demodulation circuit is supplied. In this way, DC level fluctuation is prevented for demodulation output.

#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office



(4,000円)

願(4)

昭和50年10月 9日

カッチャ タゲエマフジャヤ 神奈川県藤沢市鵠沼藤ケ谷4

氏 名

3. 特許出願人

東京都品川区北品川6丁目7番35号 株式会 盛田昭夫

東京都新宿区西新宿1丁目8番1号 (新宿ビル)

TEL東京 (03) 343—5821 (代表)

5. 添付書類の目録

明 細 鸖

特許川 50.10, 11

50 122276

器明の夕称

2の差動増巾回路と、第3及び第4の差動増巾回 略からなり副般送波信号及び上記第1の差動増巾 同以よりの複合ステレオ信号が供給されて掛箕さ れる掛箕回路とを有し、上配掛箕回路の互いに逆 極性の2つの掛算出力に夫々上記第2の差動増巾 回路よりの複合ステレオ信号が加算されてステレ オ復興出力が得られるようになされ、上記第1及 び第2の差動増巾回路の各一方のトランジスタの ペースに同一パィアス電圧が与えられると共に上 記提合ステレオ信号が供給され、上記館2の夢動 増巾回路の上記復合ステレオ信号の供給される上 方のトランジスタのペースにセパレーション コントロール用町変抵抗器が接続されて成ること を特徴とするステレオ復興回路。

本発明は掛箕回路に複合ステレオ信号と副撤送

19 日本国特許庁

# 公開特許公報

①特開昭 52-46702

④3公開日 昭52.(1977) 4.13

②特願昭 50-122276

22出願日 昭(0. (1975) 10.9

審査請求

(全5頁)

庁内整理番号 7015 53

62日本分類 960)BZ1

51) Int. C12.

識別 虾号

HOUH

波信号を供給して掛け算し、その互いに逆極性の つの掛質出力に複合ステレオ信号を加賀してス 復調出力を得るようにしたステレオ復調回

植ステレオ復調回路の3つの例を説明する。

ず、第1図を参照して、第1の従来例につい て聯盟する。第1隊に於て、川け賀会ステレオ信 号の供給される入力端子、 (2a)、(2b) は 3.8 kHz 撤送放信号の供給される入力端子、(3L)、(3R) テレオ復調出力たる左及び右音声信号出力増 子である。又、(4)は電源増子であつて、これに電 爾+B が接続される。(6)は複合ステレオ信号の供 鈴される差動増巾回路である。この差動増巾回路 (6) は一対のトランジスタから構成されており、そ の一方のトランジスタのペースに複合ステレオ個 号が供給される。如は一対の善動増市河路(8)及び (9)からなる掛箕回路であつて、夫々の差動増巾回 略(8) 及び(9) が 差 動 増 巾 回 略(8) の 各 ト ラ ン ジ ス タ の コレクタ側に積み上げられる如く接続されている。

特開 昭52-46702(2)

そして、この掛算回路00の各意動増巾回路(8)、(9)に入力端子(2a)、(2b)より38 kHzの副報送液信号が平衡入力として供給される。他方、蒸動増巾回路(6)よりのステレオ信号もこの掛算回路00に供給される。そして、これら複合ステレオ信号及び一般である。そして、これら複合ステレオ信号及び一般では、これら掛子(3L)及び(3R)にステレオ復興出力、即ち左及び右音声信号が得られる。尚、実際には、これら出力端子(3L)、(3R)に低域通過严波器が接続されて高周波成分が除去されるようになされている。

そして、ことではセパレーションコントロール 用可変抵抗器(5)を差動地巾回路の定能放棄回路に 適用し、これを可変調整して固定することにより、 セパレーションを制御するようにしている。

このステレオ復興回路は大部分をモノリシックIC 回路にて構成し、セパレーションコントロール用可変抵抗器を、このIC 回路に差動増巾回路(6)の定電流振回路として外付けして接続するようにしている。そして、この可変抵抗器を調整する

(3)

このステレオ復調回路も、やはり第1図の従来例と同様にモノリシックIC回路化した場合、セパレーションコントロール用可変抵抗器(5)専用の端子は一つですむが、ステレオ復興出力の直流レベルが変動するという欠点がある。

次に第3図を参照して、第3の従来例を説明する。との第3図の従来例ではステレオ復調回路12によつて複合ステレオ信号を復調した後、その各復調出力をエミッタ接地型増巾器を構成するトランジスタ(13L)、(13R)の各エミッタは合って、各トランジスタ(13L)、(13R)の各エミッタ間に接続し、各エミッタ間に接続し、各エミッタ間に接続し、各エミッタ間に接続し、各エミッタ間に接続している。との場合は第1図及び第2図のステンサーでいる。との場合は第1図及び第2図のステンサーでいる。との場合は第1図及び第2図のステンサーではある。との場合は第1図及び第2図のステンサーではある。との場合は第1図及び第2図のステンサーでは第1のでは第1のででは、大阪(5)に対する専用の端子がT1及び、T2と2つになってしまりので好ましくない。

斯る点に鑑み、本発明はセパレーションロント

ととにより、差動均巾回路(6)の利得が制御され、 とれによつて掛算回路(1)に供給される複合ステレオ信号中の左及び右音声信号の和信号 L+Rよりなる主音声信号成分の混合量が可変せしめられ、 とれによつてセパレーションのコントロールが行われる

斯るステレオ復興回路では、これをモノリシックIC回路にて構成した場合、セパレーションコントロール用可変抵抗器専用の端子は一つですむという利点があるが、復興ステレオ出力の直流レベルが変動するという欠点がある。

次に第2図を参照して、第2の従来例を説明するも、第1図と対応する部分には同一符号を付して重複説明を省略する。とのステレオ復興回路では、差勤増巾回路(6)の他に他の差勤増巾回路(7)を設けて、これにも入力端子(1)より複合ステレオ信号を供給し、この差勧増巾回路(7)の出力を掛箕回路のに供給すると共に、その差動増巾回路(7)の定電流源回路にセパレーションコントロール用可変抵抗器(5)を適用しているものである。

(4)

以下に本発明をその一実施例につき第4回をおれて、第2回を第4回と対応では同一を第4回になった。第4回になるステレオ復興回路の一実施例を示えし、一符号を付けて、第2回を当時である。第4回と対応第3回には、一符号を付け、第2回路のでは、第4回路のでは、第4回路のでは、第4回路のでは、第4回路のでは、第4回路のでは、第4回路のでは、第4回路のでは、第4回路のでは、第4回路のでは、第4回路のでは、第2回路のでは、第4回路のでは、第2回路のでは、第4回路のでは第4回路のでは、1回路のでは、1回路のではは、1回路のでは、1回路のではは、1回路のではは、1回路のではは、1回路のではは、1回路のではは、1回路のではは、1回路のでははは、1回路のでははははは、

特開昭52-46702(3)

号の供給される一方のトランジスタのベースにセ パレーションコントロール用可変抵抗器(5)が接続 される。

整動増巾回路(6)は増巾用トランジスタ $Q_1$ 、 $Q_2$ 及び定電流用トランジスタ $Q_3$  から构成されている。増巾用トランジスタ $Q_1$  はダーリントン接続されたトランジスタ $Q_{1a}$  及び $Q_{1b}$  からなり、他方の増巾用トランジスタ $Q_2$  はダーリントン接続されたトランジスタ $Q_{2a}$  及び $Q_{2b}$  から構成されている。定電流用トランジスタ $Q_3$  にはパイナス用電源 $E_1$  によりパイプス電圧が与えられている。

第 2 の差動均巾回路(7) は増巾用トランジスタ $Q_4$ 、 $Q_5$  及び定電流用トランジスタ $Q_6$  から構成されている。増巾用トランジスタ $Q_4$  はダーリントン接続されたトランジスタ $Q_{4a}$  及び $Q_{4b}$  から構成され、他方の増巾用トランジスタ $Q_5$  はダーリントン接続されたトランジスタ $Q_{5a}$  及び $Q_{5b}$  から構成されている。又、定電流用トランジスタ $Q_6$  には上述のバィアス用電弧 $B_1$  によつてバイアスが与えられている。

(7)

導出されている。

電流中継回路(カレントミラー回路)(23は掛算 回路(10)の第3及び第4の差動増市回路(8)、(9)の各 トランジスタのコレクタ側に積上げる如く接続さ れた一対のトランジスタ Q11, Q12 及び第 2 の差 動 増巾回路(7)のトランジスタQ4 のコレクタ側に接 統されたトランシスタQ13,Q14 から供成されてい る。トランシスタQ7 及び Q9 の各コレクタがトラ ンジスタ Q11 のコレクタに接続され、トランジス タQ11 のエミッタが電源端子(4)に接続されている。 更にトランジスタ Q8 及び Q10 の各コレクタがトラ ンジスタ Q12 のコレクタに接続され、トランジス タQ12 のエミッタが電源端子(4)に接続されている。 トランジスタQ4 即ちQ4a のコレクタがトランジ スタQ14 のコレクタ及びトランジスタQ13 のべー スに接続され、トランジスタ Q14 のエミッタが 電ご 源端子(4) に接続され、トランジスタ Q<sub>13</sub> のコレク タが接地され、トランシスタQ13 のエミッタがト ランジスグQ14 のペースに接続されると共に、ト ランシスタ Q11 及び Q12 の各ペースに接続される。

(9)

掛算回路00は上述したように第3及び第4の差 動増巾回路(8)及び(9)から構成されている。 第 3 の 差動増巾回路(8)は一対の増巾用トランジスタ Q7, Q8 及び定電流用トランジスタ Q3 から構成されて いる。第4の差動増巾回路(9)は増巾用トランジス タ Q<sub>9</sub> , Q<sub>10</sub> 及び定電流用トランジスタ Q<sub>3</sub> から構成 されている。そして、これら第3及び第4の差動 増巾回路(8)、(9)に入力端子(2a)及び(2b)より 38 kHz の副搬送波信号が平衡入力として供給さ れている。そして、この掛算回路切は第1の差動 増巾回路(6)の各増巾用トランジスタ Q<sub>1</sub>、Q<sub>2</sub> のコレ クタ餌に積上げられる如く接続されている。トラ ンジスタ Q7 及び Q9 の各コレクタは、負荷抵抗器 201を通じて電板  $E_3$  に接続され、トランジスタ  $Q_8$ 及びQ10の各コレクタは負荷抵抗器@を通じて電 原E3 に接続されている。とれら負荷抵抗器20及 びQDは同じ抵抗値 RLを有している。そして、トラ ンシスタ Q7 及び Q9 の各コレクタより左音声信号 出力端子 (3L) が導出され、トランジスタ Q8 及び Q10 の各コレクタより右音声信号出力端子 (3R)が

(8)

斯くして、トランジスタ Q14 のコレクタ・エミッタ間に流れる複合ステレオ信号に基づく 電研がトランジスタ Q11 及び Q12 に中継される。

さて、第1及び第2の差動増巾回路(6)及び(7)の各トランジスタQ1、Q2、Q4及びQ5 にはパイアス電源(定電圧電源) E2 によつて、夫々同じ抵抗値の抵抗器(13、(15)、(17)及び(18を介して同一パイアス電圧が与えられている。そして、入力端子(1)よりの複合ステレオ信号が抵抗器(13を通じて増巾回路(6)のトランジスタQ2、即ちQ24のペースに供給されるようになされると共に、複合ステレオ信号がセパレーションコントロール用可変抵抗器(5)を通じて、第2の差動増巾回路(7)のトランジスタQ5、即ちQ5aのペースに供給されるようになされてい

次に、との第4図のステレオ復興回路の動作を 第5図の等価回路をも参照して説明しよう。第5 図に於て、第4図と対応する部分には同一符号を 付して重複説明を省略する。第5図に於て、200及 び202は掛算回路(0)よりの掛算出力ー(R-L)及び

.<u>--9</u>--

特開昭52-46702(4)

-(L-R)の電流源を示す。又、四及び四は夫々第2の差動増巾回路(7)よりの複合ステレオ信号中の主音声信号R+Lの電流源を示す。

そして、出力端子(3L)には電洗源のB及びのよりの電流の加算された左音声出力が得られ、又、出力端子(3R)には電流源のB及びでよりの電流の加算された右音声出力が得られるものである。

又、セパレーションコントロール用抵抗器(5)を 調整することにより、第2の差動増巾回路(7)に供 給される複合ステレオ信号、特にその主音声信号 成分の入力レベルを可変することが出来、これに よつて、セパレーションコントロールが行われる。

この場合、第1及び第2の差動増巾回路(6)及び(7)の夫々複合ステレオ信号の供給されるトランジスタ $Q_2$ 及び $Q_5$ のペースの電位は全く同じなので抵抗器(9)及び(5)には直流電流は一切流れず、従つて、ステレオ復調出力端子(3L)、(3R)のステレオ復調出力の直流レベルは変化することがない。

上述せる本発明ステレオ復興回路によれば、複合ステレオ信号の夫々供給される第1及び第2の

αIJ

レオ復聞回路の一例を示す回路図、第 5 図は第 4 図の等価回路を示す回路図である。

(6)、(7)、(8)及び(9)は夫々第1乃至第4の差動均 中回路、(0)は損貨回路、(2)は電流中継回路(カレントミラー回路)、(5)はセパレーションコントロール用可変抵抗器である。 差動増巾回路と、第3及び第4の差動増巾回路か らなり 副撤送波信号及び第1の差動増巾回路より の複合ステレオ信号が供給されて掛算される掛算 回路とを有し、掛算回路の互いに逆極性の2つの 掛算出力に夫々第2の差動増巾回路よりの複合ス テレイが加算されてステレオ復興出力が得られる よりになされ、第1及び第2の差動増巾回路の各 一方のトランジスタのペースに何ーパイアス電圧 が与えられると共に複合ステレオ信号が供給され、 第2の差動増巾回路の複合ステレオ信号の供給さ れる一方のトランジスタのペースにセパレーショ ンコントロール用可変抵抗器が接続されて構成さ れたものであるから、セパレーションコントロー ル用可変抵抗器の調整によつてステレオ復興回路 の直流レベルが変動せず、しかもIC化した場合、 外付けセパレーションコントロール用可変抵抗器 に対する専用の端子が一つですむ。

図面の簡単な説明


第1図、第2図及び第3図は従来のステレオ複 調回略を示す回路図、第4図は本発明によるステ


特許出顧人 ソニー株式会社



03

特別昭52-46702(5)





BEST AVAILABLE COPY

